# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

	W			1 () () () () () () () () () () () () ()
* 25				
			v	
4.5				
ÇA.				
the second				i de la companya de
i.				
\$				
*				
**************************************				

(54) SEMICONDUCTOR DEVICE

(11) 4-36\$154 (A) (43) 21.12.1992 (19) JP


(21) Appl. No. 3-170582 (22) 15.6.1991


(71) SONY CORP (72) TOMONORI NISHINO

(51) Int. Cl. H01L23 00

PURPOSE: To enhance noise resistance without forming multiterminals, to further facilitate a partial alteration of a circuit configuration and to enhance light resistance by disposing a circuit board on a surface of a semiconductor element. connecting partial electrode of the element to a wiring film of the Bard, and connecting the residual electrode of the element to an outer lead.

CONSTITUTION: A circuit board 3 is disposed on a surface of a semiconductor element 1, partial electrode of the element 1 is electrically connected to wiring films 6a, 6b of the board 3, and further the residual electrode 2 of the element l is electrically connected to an outer lead 14. Thus, a power source voltage applied to a pair of the outer leads 14 is applied to a power source plane 6 for supplying power of the board 3, a power source plane 5 for a ground, and can be applied from the planes 6, 5 to many pairs of electrodes 2d, 2s of the element 1 in parallel. Accordingly, the number of the pairs 2d, 2s of the power source electrodes is increased to supply the power source voltage to the element in parallel, thereby reducing an impedance of a power source voltage supply





Segurition of the			in the second se		*4 <b>*</b> 43*	0.0	5 Miles.	and the second	e e f	23	1
•			ili. Para di Amerikan di Jawa					- 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1	*** ****		
		e p.♥	and the second s				4			- 1	ŧ.
					* .		,				
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			· ·								
	. Maria de la companya de la company				,						
										5	
18.	4								j.		
					. <b>%</b> )	*					
A Comment of the Comm					Service Constitution				f i a		
μ <sup>3</sup>	-0 1 m				to very series		v.e				
		uri i							27 1	*	
									11	A	
								3 -			
			· 								
					* * *				7.4	ŝ	
	1.5	ક હ્યું	, 18 <sup>3</sup>		The state of		And Section		÷ .		
	9. 4.		er de la companya de La companya de la co			4.			يهي به رب		
									37		
	1000	,			· À						
	, ** **										
					•						
	*	•							y.		
						ŧ					
			e e e				4				
			7.4 2.								
			*							,	
			14	W <sub>1</sub>	· ·						
							r		,		
		•									
										+ .4	
					•						
	*.								•		
									2		
						f					
· ·		A A									
								÷			
						# ************************************		ie.	÷ .		
							•				
	en e	en de la companya de La companya de la co	-								
***	, ** 	San	· ·								
· V			26			rue	di T				
	mana ang pangangang pangangang pangangang pangangang pangangang pangang pangang pangang pangang pangang pangan Pangangang pangang pan		eR ⊈		·	,	- 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				4
			**************************************		. #	100				100	
						*					
page 1								*			
-Re-			2010/09/2015			and the second second					

HOIL 23/00

## (19)日本医特斯庁 (JP) (12) 公開特許公報(A) (11)特許出籍公開番号

特開平4-368154

(43)公開日 平成4年(1992)12月21日

(51) Int.Cl.\*

達別記号 广内空理器号 B 7220 - 4M

FI

技術表示箇所

### 審査請求 未請求 請求項の数1(全 6 頁)

(21)出類番号

(22)出題日

持順平3-170582

平成3年(1991)6月15日

(71)出職人 000002185

ソニー株式会社

東京都品川区北品川 6 丁目 7 書35号

(72)兒明香 西野 友規

東京郡品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 井理士 尾川 秀昭


(54) 【発明の名称】 単博体装置


(57) 【夏約】

【目的】 謝指封止型半導体装置の耐ノイズ性を高めた り、回路構成の一部変更を容易にしたりする。

【構成】 半導体鼻子の表面に回路基板を設け、該基板 の配復と半導体展子の一部電響との間をワイヤでつな

【功果】 回路基板に電源用のプレーンを設け、電源電 圧を該プレーンから菓子の電源電極に分配することによ り耐ノイズ性を高め、回路基板に信号用配線膜を形成す ることにより回路構成を部分的に変更できる。





#### 【特許調求の範囲】

【請求項1】 半導体素子の表面に回路基板が配置さ れ、上記半導体素子の一部の倉櫃と上記回路基板の配律 **褒との間が電気的に接続され、上記半導体素子の残りの** 電極と外部リードとが電気的に接続されたことを特徴と する半温体生量

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置、特に耐ノ のできる半導体装置に関する。

[0002]

【従来の技術】樹脂封止型半導体装置は、一般にリード フレームのダイパッド上に半導体量子をチップポンディ ングし、該半導体票子の各電幅と、それと対応する、リ ードフレームのインナーリード部との間をワイヤボンデ ィングし、樹脂封止し、リードフレームの不要部分を除 去してなる。

[0003]

半導体装置においては半導体等子の高集積化、多層配績 化、回路の高速化、多端子化、大チップ化、低電振電圧 化が苦しい。そして、入出信号が同時に複数の端子にお いてオン/オフ(レベルアップ/レベルダウン)したと き、電源電圧のパウンスからノイズが生じ、このノイズ により回路に誤動作が生じるというほれがあった。 そこ で、電級電極(例えばVdd 竜極)、グランド電極(例 えばVss竜福)の数を多くすることが考えられる。な ぜならば、電景電圧の電景(例えばVdd)電位、グラ ンド電位(例えばVss電位)が複数対の電極を通して 306 a.6 a.…は電源供給用電源プレーンと一体の接続 パラレルに伝達されるから電気電圧供給経路の抵抗(イ ンピーダンス) が小さくなり、電源電圧のパウンス及び 電景電圧レベル、グランドレベルの変動を低減できるか らである。しかしながら、従来の樹脂封止型半導体装置 によれば、電景電極、グランド電極を増やすとそれに応 じて電源電極。グランド電極とワイヤを介して接続され る外部選子となるリードの数も増やさなければならなく なる。これは樹脂封止型半導体装置の小型化、高集積化 を狙む要因となり、好ましくない。しかも、かかる多端 子化は必然的にワイヤ長を長くする傾向ももたらし、高 40 る。 逆性が犠牲になりがちになるという問題もある。

【0004】また、従来の半導体装置においては、半導 体装置の回路構成は半導体素子の回路構成によって決ま り、回路の一部を変更する場合には全く別の半導体素子 を設計し直して製造する必要があり、回路の一部変更が 誰しかった。更にまた、従来の半導体装置においては、 **樹脂パッケージの澤型化に伴って外部からの光が半導体 淳子の表面部に入射し、寄生フォトトランジスタ、寄生** ダイオードに光電流が流れてリーク電流が大きくなると

ったのである。

【0 0 0 5】 本発明はこのような問題点を解決すべく為 されたものであり、耐ノイズ性を多端子化を伴うことな く高め、回路構成の一部変更を容易にし、耐光性を高め ることを目的とする。

[00061

【課題を解決するための手段】本発明半導体監査は、半 導体素子の表面に回路基板を配置し、半導体素子の一部 の遺植を回路基板の配練模に接続し、半導体業子の残り イズ性を高めたり回路構成の一部を変更したりすること 10 の電極を外部リードに接続してなることを特徴とする。 [0007]

【実施例】以下、本発明半導体装置を図示実施例に従っ て詳細に説明する。図1 (A)、(B) は本発明半導体 装置の一つの実施例を示すもので、(A)は新面図、 (B) は复選を拡大して示す対止前の状態の斜視図であ り、図2はTABテープへの半導体展子の接続後の状態 を示す斜視図である。図面において、1は半導体量子。 2、 2、…は該半導体展子1の表面に配置された選場で あり、そのうち2g、2g、…は接地用電幅 (Vici **電** 【発明が解決しようとする課題】ところで、樹脂封止型 20 塩)であり、2 d、2 d、…は電源供給用電機 ( $V_{12}$ 電 援)である。尚、接地用電塔 (Vis 電機) 2g、2g、 …及び電源供給用(Vai 電機)2 d、2 d、…は共に複 数個ずつあるが、図1には1個ずつしか用われない。

【0008】3は回路基板であり、ペース4の両面に配 碘模5、6g、6bが形成されている。即5、本回路号 版3は二層の回路基版である。配練膜5はペース1の賞 面に形成され、接地用電線プレーンを成している。配像 模 6、 6 a、 6 b、 6 b、…はペース4の表面に形成さ れ、配後額6は電源供給用電気プレーンを成し、配換額 節を成している。

【0009】それに対して配練膜 (接続部) 6b、6 b、…は電源供給用電源プレーン6と別体の接合部を成 しており、それぞれスルーホール7を通して接地用電源 ブレーンを成す配領展 5 に接続されている。尚、接合部 6 a、 6 bは共に複数個あるが図1には1個ずつ現われ ている。 該回路基板 3 は半導体素子 1 の表面上に例えば ポリイミドからなる樹脂8を介して配置されている。9 は該樹脂8と回路基板3との間を接着する接着剤であ

【0 0 1 0】 1 0 はTABテープであり、例えばポリイ ミドからなる矩形のペース11上にリード12、12、 …が上から見て外側から内側へよぎるように配設されて おり、そのインナーリード部分、即ち、ベース11より も内側の部分の先端は例えば金からなるパンプ13を介 して半導体票子1 表面の電極2、2、…に接続されてい る。尚、12d、12d、…は耄氣供給用リード、12 s、12s、…は接地用リードである。また、リード1 2、12、…のアウターリード部分、即ち、ペース11 いう問題もあった。即ち、耐光性が悪いという問題もあ 50 よりも外側の部分の先端はリードフレームによるリード

14、14、…の内溝部に接続されている。

【0011】15は封止明指である。16、16、…は 電景供給用電腦2d、2d、…、接地用電腦2s、2 s、…とその智りの意振で、で、…との間を接続する配 譲襲で、例えばアルミニウムからなる。そして、 遺無供 給用リード12d、12d、…、接地用リード12s、 125、…に外部から与えられた電原電位(Via)、接 地電位 (V:s) はパンプ13、配銀模16、ワイヤ17 及び回路基板の接合部6 a、6 bを介して電源供給用電 顔プレーン 6、接地用電源プレーン 5 に与えられる。 そ 10 して、電景供給用電源プレーン6、接地用電源プレーン 5に与えられた電気電位、接地電位は接合部6 a. 6 a、…、6 b、6 b、…を介して各種原準位理幅2 d。 2 d、…、接地電位電極2g、2g、…にワイヤ17に より分配されるようになっている。

【0012】このような半導体装置によれば、一対の外 38リード14に与えられた電気電圧を、一旦、回路基板 3の電原供給用電源プレーン6、接地用電源プレーン5 に印加し、該電景供給用電景プレーン 6、接地用電景ブ レーン4から半導体券予1の多数対の 2 d、2 s、2 20 a、2s、…にパラレルに印加するようにできる。従っ T、半導体表子1の電源電極の対2d・2gの数を多く することにより電源電圧をパラレルに半導体業子内に供 給するようにして電磁電圧供給経路のインピーダンスを 小さくすることができ、延いては耐ノイズ性を高めるこ とができる。即ち、入出力信号が同時に進 数端子で十 ン、十フしたときの電弧電圧のパウンスにより発生する ノイでの低減を図ることができ、延いては誤動作を防止 することができる。

【0013】また、回路基板3が半導体素子1上に配置 30 されているので外部からの光が半導体幕子1の表面部に 入射しようとするのを回路基板3によって狙むことがで き、延いては半導体株子表面部に寄生するフォトトラン ジスタあるいはフォトダイオードに光電流が流れること を防止することができる。即ち、耐光性を高めることが てきる.

【0014】図3は図1に示す半導体装置の変形例を示 すものである。本半導体装置は、図1に示す半導体装置 がダイパッドレス型であるのに対して、ダイパッドを有 する点で図1に示す半導体装置と異なっている。しか 40 し、それ以外の点では共通している。即ち、図1に示す 半導体装置においては、TABテープ10のリード1 2、12、…のアウターリード部分をリードフレームの リード14、14、…に接続し、その後、ワイヤポンデ ィング、樹脂封止及びリードフレームの不要部分除去を 行っており、ダイバッドを必要とすることなく製造でき

【0015】それに対して、図3に示す半導体装置はダ イパッドのあるリードフレームを用い、そのダイパッド 上に、TABテープ接続及びリード12、12、…の不 50 記回路基板の配練裏との間が電気的に接続され、上記半

要部分のカットによる除去が済んだ状態の半導体量子1 をポンディングし、リード12、12、…のアウターリ 一ド部分光淵をリードフレームのリード14、14、… のインナーリード部分に接続し、その後、樹脂對止、リ ードフレームの不要部分のカットによる除去を行うもの である。尚、ダイパッドレスの方がダイパッドレスより も若干工程が複雑で、クラック発生率、即ち半田リフロ 一時に樹脂中の水分が衰発してクラックが生じる確率が 若干高い。

【0016】図4(A)、(B)は本発明半導体装置の 他の実施例を示すもので、(A) は樹脂對止前における 状態の要館を示す料視図、(B)は回路基板の拡大新面 図である。本実施例は回路基板3として四層回路基板を 用い、該四層回路基項3に単に重原供給用重量プレーン 6、接地用電源プレーン5を設けて耐ノイズ性を高める だけでなく、信号値も設けることにより、同じ回路構成 の半導体素子1を用いながら回路基板3によって半導体 装置としての回路構成を部分的に変化させることができ るようにしたものである。

【0017】具体的には、数回路基板3は、最上層とし て半導体界子1の意場2とのワイヤ17を介して接続す るための接続用配装装19、19、…及び信号用配装2 0 を形成し、第2 毎目として電源供給用電点プレーン 6 を形成し、第3層目として接地用電点プレーン3を形成 し、最下層としては号用配領20を形成したものであ る。尚、該回路基項3は四層なので、スルーホールで及 び最下者の配体膜を利用することにより互いに種間した 最上層の配復模どうしを電気的に接続することも可能で あり、回路設計の自由度を高めることができる。尚、電 ダブレーンの数を3個にすることにより、マルチ電源対 応の半導体装置を構成することもできる。

【0018】図5(A)、(B)は本発明半導体装置の 更に他の実施例を示すもので、(A)はTABテープに 半導体素子が接続された状態の斜視図、(B)は新面図 である。本実施例は半導体素子1として周級部だけでな く中央部にも電機2、2、…を設けたものを用い、そし て、回路基版3として半導体素子1中央部の電極2、 2、…を逃げる逃げ孔21を設けたものを用いたもので ある。この逃げ孔21はワイヤポンダの先端部の入る大 きさがあればワイヤポンディングが支障なく行える。本 実施例によれば、半導体業子1の中央部にも電極2、 2、…を設けるので、半導体素子1中央部にも電源電圧 を供給でき、半導体業子設計の自由度が増す。尚、半導 体素子1の中央部に設けた電視2、2、…はワイヤ1 7、17、…を介して回路基板3表面の接続部に接続さ れている。

#### [0019]

【発明の効果】本発明半導体装置は、半導体業子の表面 に回路基板が配置され、該半導体素子の一部の電極と上

**導体其子の残りの電極と外部リードとが電気的に接続さ** れたことを特徴とするものである。従って、本発明半導 体装置によれば、外部リードから受けた電源電圧を電源 供給用電源プレーン、接地用電源プレーンに印加し、そ して、電気供給用電気プレーン、接地用電気プレーンか ら半導体素子の複数対の電源電極にパラレルに印加する ことができるので、外部リードを増すことなく意識電圧 供給経路のインピーダンスを低くし、延いては信号のオ ン、オフによる電気電圧レベル、接地電位レベルの変動 を防止することができ、耐ノイズ性が向上する。また、 回路基板に信号の通る配線を設けることにより、回路基 板により半導体素子の回路構成を部分的に変更すること ができ、半導体業子の変更を伴うことなく半導体装置の 回路変更ができ、汎用性が高まる。


#### 【図面の簡単な説明】

【図 1】 (A)、(B) は本発明半導体装置の一つの実 簡例を示すもので、(A)は新面図、(B)は樹脂封止 前における状態の要節を示す拡大斜視図である。


【図2】図1に示す実施例のTABテープに半導体妻子 が接続された状態を示す斜視図である。

[21]

天 鬼 例 (A) 



要率を示す拡大併植図



予選性会 4

12 ... TAB 11-15 14...リード(リードフレーム)

電場所着所電視アレーツ

15 --- 街店

フ・・・スルーホール ロ・・・アイル ナーア

【図3】図1に示す半導体装置のダイパッドを有する変 形例の新面図である。

【四4】(A)。(B)は本急明半導体装置の他の実施 例を示すもので、 (A)は樹精封止前における状態の要 部を示す斜視図。 (B) は回路基度の拡大新面図であ


【図 5】(A)、(B)は本発明半導体装置の更に他の 実施例を示すもので、 (A) はTABテープに半導体器 子を接続した状態の斜視図。 (B) は新面図である。

10 【符号の説明】

- 1 半導体素子
- 3 回路基板
- 5 接地用電源プレーン
- 6 電原供給用電源プレーン
- 7 スルーホール
- 10 TABF-7
- 12 TABU-F
- 14 リード (リードフレーム)
- 15 樹體
- 20 17 774


[22]

TAB テープに半導体電子が接続 された状態を示す對視図



[23]

ダイパッドを有する変形例の動画図



17 ... 717


7・・・スルーホール 10 -- 748 7-7

12 ... TA B 11-14


[34]

#### 他の天庭副

(A) 更都を示す**対視**面



(8) 回路基級の拡大断面図



3…四點基礎

5 神池用電車プレーン

8・・・電源の動用を減ブレーン

更に他の実施例

[25]

# @ W

1··· 学想体量子 5··· 智慧基础

17…ワイヤ 21 …進け孔

#### 【手统補正書】

【提出日】平成3年11月21日

【手統補正1】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正内容】

【0004】また、従来の半導体装置においては、半導体装置の回路構成は半導体素子の回路構成によって決まり、回路の一部を変更する場合には全く別の半導体素子に設計し直して製造する必要があり、回路の一部変更が載しかった。更にまた、従来の半導体装置においては、

樹脂パッケージの薄型化に伴って外部からの光が半導体素子の表面部に入射し、寄生フォトトランジスタ、寄生ダイオードに光電流が流れてリーク電流が大きくなるという問題もあった。即ち、耐光性が悪いという問題もあったのである。

【手統補正2】

【補正対象書類名】明細書

【浦正対象項目名】0012

【補正方法】変更

#### 【補正内容】

【0012】このような半導体装置によれば、一対の外部リード14に与えられた電源電圧を、一旦、回路当ちるの電源供給用電源プレーン6、接地用電源プレーン6、接地用電源では一次5から半導体第子1の多数対の2d、2s、一にパラレルに印加するようにできる。できるようにいては耐ノイズに乗って、半導体第子に関係電圧性の対2d・2sのできるにより電源電圧をパラレルに半導体をできることができる。近いては耐ノイズ性を高端できる。即ち、入出力信号が同時に複数場子を対したときの電源電圧のパウンスには動かできる。かできることができる。近いては認動作を防止することができる。

【手統補正3】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】それに対して、図3に示す半導体装置はダイパッドのあるリードフレームを用い、そのダイパッド上に、TABテープ接続及びリード12、12、…の不要部分のカットによる除去が済んだ状態の半導体素子1をポンディンブし、リード12、12、…のアウターリード部分未満をリードフレームのリード14、14、…のインナーリード部分に接続し、その後、樹脂封止、リードフレームの不要部分のカットによる除去を行うものである。尚、ダイパッドを有する方がダイパッドレスよ

りも若千工程が復補で、クラック発生率、即ち半田リフロー時に財指中の水分が原発してフラックが生じる確認が若干高い。

【手続補正4】 【補正対象書類名】図面

【補正対象項目名】201


【補正方法】変更


【满正内容】


(**3**1)

**天 忘 ₽** 

斯 团 図







子等体表子

12··· T484-K

3… 国際整理

14 ・・リー(リードフレーム) 15・・・初島

5・・・ 技地用電流プレーソ

17 · · · · 7/~

5··· 電道供給所電域プリーソ 7··· スルーホール 10··· T48 テープ